طراحی طبقه خروجی مدار تحریک کننده سلول های زیستی بدون استفاده از ترانزیستورهای ولتاژ بالا موجود درتکنولوژی cmos

استفاده از تکنیک تحریک سلول های زیستی از طریق الکترودها در درمان یا بهبود بسیاری از بیماری ها ناشی از ناتوانی سلول های بافت خاصی از بدن یا عملکرد نامناسب آن ها، بسیار رایج و مؤثر می باشد. از اینرو در سال های اخیر تجهیزات بیومدیکال قابل کاشت توجهات بسیاری را به خود معطوف کرده اند و مطالعات بسیاری در زمینه ی نحوه طراحی و ساخت این تجهیزات انجام شده است. به عنوان یکی از مهمترین بخش های تحریک کننده قابل کاشت، طبقه خروجی تحریک کننده در تماس مستقیم با بافت بیولوژیک بوده و مسئولیت تریگر کردن پتانسیل عمل در اعصاب تحریک شده را بر عهده دارد. بنابراین طراحی طبقه خروجی تحریک کننده با در نظر گرفتن محدودیت های بیومدیکال و طراحی مدارات مجتمع انجام می شود. در ic های مورد استفاده در الکترونیک صنعتی و قدرت، بلوک های مختلف از لحاظ الکتریکی از یکدیگر ایزوله هستند. بنابراین سوئیچ کردن ولتاژهای بالا در این مدارها مشکلی را ایجاد نمی کند. در کاربردهایی نظیر ضربان سازهای قلبی قابل کاشت که امکان استفاده از از ترانسفورماتور وجود ندارد، باید از روش های مداری متفاوتی به منظور تحمل ولتاژهای بالا بر روی ترانزیستورها استفاده کرد. در تکنولوژی cmos 0.18um استاندارد حداکثر ولتاژ قابل تحمل بر روی گیت تا ترمینال های مختلف ترانزیستورهای ولتاژ پایین در حدود مقدار ولتاژ تغذیه (v1.8) خواهد بود. اکثر مدارهای موجود در طبقه خروجی تحریک کننده های سلول های زیستی از تکنولوژی های قدیمی تر و یا از ترانزیستورهای ولتاژ بالا به منظور تحمل ولتاژهای بالا استفاده می کنند. در این پایان نامه پس از معرفی تکنیک های بکار رفته در مقالات مختلف در طبقه خروجی تحریک کننده های سلول های زیستی به منظور تحمل ولتاژهای بالا بر روی ترانزیستورها، سوئیچ های ولتاژ بالای پیشنهادی به گونه ای طراحی می شوند تا بتوانند با مینیمم توان مصرفی در تکنولوژی مورد نظر ولتاژی در حدود سه برابر vdd (در حدود v5) را بدون استفاده از ترانزیستورهای ولتاژ بالا یا روش های ایزولاسیون سازی بکار برده شده در مدارات قدرت سوئیچ کنند. همچنین به منظور تحمل ولتاژهای بالاتر از vdd3 ساختار پیشنهادی دوم ارائه می شود. سوئیچ های پیشنهادی در تکنولوژی cmos 0.18um استاندارد طراحی و شبیه سازی شده اند. مدار پیشنهادی دوم در تکنولوژی های180nm و 90nm cmos استاندارد به منظور تحمل ولتاژهایی در حدود vdd4 تست شده است. مدارهای پیشنهادی به گونه ای طراحی شده اند که در تمام گوشه های دما و پروسس درست عمل کنند.